- -

Estudio e implementación de una batería de tests para el análisis del rendimiento y validación tanto del procesador RISC como del controlador de memoria de un sistema de comunicaciones de banda ancha

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

Estudio e implementación de una batería de tests para el análisis del rendimiento y validación tanto del procesador RISC como del controlador de memoria de un sistema de comunicaciones de banda ancha

Mostrar el registro completo del ítem

Micó Soler, JM. (2006). Estudio e implementación de una batería de tests para el análisis del rendimiento y validación tanto del procesador RISC como del controlador de memoria de un sistema de comunicaciones de banda ancha. http://hdl.handle.net/10251/36894.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/36894

Ficheros en el ítem

Metadatos del ítem

Título: Estudio e implementación de una batería de tests para el análisis del rendimiento y validación tanto del procesador RISC como del controlador de memoria de un sistema de comunicaciones de banda ancha
Autor:
Director(es): Pérez Martínez, Juan José
Entidad UPV: Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros Industriales - Escola Tècnica Superior d'Enginyers Industrials
Fecha acto/lectura:
2006-09-12
Fecha difusión:
Resumen:
Proyecto Confidencial
Palabras clave: RISC (Microprocesadores)
Derechos de uso: Cerrado
Titulación: Ingeniero Industrial-Enginyer Industrial
Tipo: Proyecto/Trabajo fin de carrera/grado

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem