Mostrar el registro completo del ítem
Micó Soler, JM. (2006). Estudio e implementación de una batería de tests para el análisis del rendimiento y validación tanto del procesador RISC como del controlador de memoria de un sistema de comunicaciones de banda ancha. http://hdl.handle.net/10251/36894.
Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/36894
Título: | Estudio e implementación de una batería de tests para el análisis del rendimiento y validación tanto del procesador RISC como del controlador de memoria de un sistema de comunicaciones de banda ancha | |||
Autor: | Micó Soler, Juan Manuel | |||
Director(es): | ||||
Entidad UPV: |
|
|||
Fecha acto/lectura: |
|
|||
Resumen: |
|
|||
Palabras clave: |
|
|||
Derechos de uso: | Cerrado | |||
Editorial: |
|
|||
Titulación: |
|
|||
Tipo: |
|