Mostrar el registro sencillo del ítem
dc.contributor.advisor | Pérez Martínez, Juan José | es_ES |
dc.contributor.author | Micó Soler, Juan Manuel | es_ES |
dc.date.accessioned | 2014-04-08T07:02:47Z | |
dc.date.available | 2014-04-08T07:02:47Z | |
dc.date.created | 2006-09-12 | |
dc.date.issued | 2014-04-08 | |
dc.identifier.uri | http://hdl.handle.net/10251/36894 | |
dc.description.abstract | Proyecto Confidencial | es_ES |
dc.language | Español | es_ES |
dc.publisher | Universitat Politècnica de València | es_ES |
dc.rights | Reserva de todos los derechos | es_ES |
dc.subject | RISC (Microprocesadores) | es_ES |
dc.subject.classification | PROYECTOS DE INGENIERIA | es_ES |
dc.subject.other | Ingeniero Industrial-Enginyer Industrial | es_ES |
dc.title | Estudio e implementación de una batería de tests para el análisis del rendimiento y validación tanto del procesador RISC como del controlador de memoria de un sistema de comunicaciones de banda ancha | es_ES |
dc.type | Proyecto/Trabajo fin de carrera/grado | es_ES |
dc.rights.accessRights | Cerrado | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros Industriales - Escola Tècnica Superior d'Enginyers Industrials | es_ES |
dc.description.bibliographicCitation | Micó Soler, JM. (2006). Estudio e implementación de una batería de tests para el análisis del rendimiento y validación tanto del procesador RISC como del controlador de memoria de un sistema de comunicaciones de banda ancha. http://hdl.handle.net/10251/36894. | es_ES |
dc.description.accrualMethod | Archivo delegado | es_ES |