Análisis hardware en lógica reconfigurable de algoritmos de procesado de la señal de fibrilación ventricular cardíaca: aplicación a la obtención del índice de regularidad morfológica

Abstract

[ES] Análisis de la implementación hardware, mediante lógica reconfigurable, de un algoritmo de procesado de la señal de fibrilación ventricular cardíaca para la obtención del índice de regularidad, que cuantifica el grado de regularidad morfológica, o similitud, de las ondas de activación local durante la fibrilación.

[EN] Hardware implementation analysis, by means of logic arrays, of a processing algorithm of cardiac ventricular fibrilation signal to obtain the regularity index, which quantify the degree of regularity morphological, or similarity, of the local activation waves during fibrillation.