Diseño e implementación de las instrucciones multimedia en un procesador para un sistema multicore en FPGA

Abstract

[ES] El presente trabajo tiene como objetivo simular el comportamiento de un procesador MIPS vectorial en una FPGA (Field Programmable Gate Array) multinúcleo. Para ello se implementa un juego de instrucciones multimedia o vectoriales junto con la lógica necesaria (registros vectoriales, unidad aritmé- tico lógica vectorial, etc.) para que dichas instrucciones se puedan ejecutar en un procesador con arquitectura MIPS. De igual modo, algunos de los elementos de la ruta de datos del procesador inicial también han tenido que ser modificados (unidad de control, etapas intermedias, memorias cache, etc.) Posteriormente se prueba y analiza la mejora del rendimiento del procesador vectorial con respecto a un procesador escalar.

[EN] The present study aims to simulate the behavior of a vector MIPS processor in a multicore FPGA. For this purpose a set of multimedia or vector instructions with the necessary logic (vector registers, vector arithmetic logic unit, etc.) is implemented to ensure that these instructions can be executed on a MIPS processor architecture. Likewise some of the elements of the initial data path processor also had to be modified (control unit, intermediate stages, cache, etc.) Afterward is tested and analyzed the improved vector processing performance respect to a scalar processor.