Mostrar el registro completo del ítem
Vivas Vivas, JA. (2014). Evaluación de la jerarquía de cache en procesadores multinúcleo. http://hdl.handle.net/10251/48330.
Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/48330
Título: | Evaluación de la jerarquía de cache en procesadores multinúcleo | |||
Autor: | ||||
Director(es): | ||||
Entidad UPV: |
|
|||
Fecha acto/lectura: |
|
|||
Resumen: |
[ES] Este proyecto se centra en la evaluación de diferentes jerarquías de cache reales
(basadas en los últimos diseños de Intel) en procesadores multinúcleo. Los estudios se
realizan mediante el simulador Multi2Sim para ...[+]
[EN] This project focuses on the evaluation of different real cache hierarchies (based on
the latest Intel designs). It uses the Multi2Sim simulator to obtain information about
the utilization of each level of the hierarchy ...[+]
|
|||
Palabras clave: |
|
|||
Derechos de uso: | Reconocimiento - No comercial (by-nc) | |||
Editorial: |
|
|||
Titulación: |
|
|||
Tipo: |
|