Mostrar el registro completo del ítem
García Herrero, FM. (2008). Diseño e implementación en FPGA de un decodificador Reed-Solomon de alta velocidad. Universitat Politècnica de València. http://hdl.handle.net/10251/58941
Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/58941
Título: | Diseño e implementación en FPGA de un decodificador Reed-Solomon de alta velocidad | |||
Autor: | García Herrero, Francisco Miguel | |||
Director(es): | ||||
Entidad UPV: |
|
|||
Fecha acto/lectura: |
|
|||
Resumen: |
La finalidad principal del proyecto es el diseño e implementación de un decodificador
Reed-Solomon de alta velocidad, no obstante existen una serie de objetivos intermedios
que es necesario cumplir, para alcazar esta ...[+]
|
|||
Derechos de uso: | Cerrado | |||
Editorial: |
|
|||
Titulación: |
|
|||
Tipo: |
|