- -

Diseño e implementación en FPGA de un decodificador Reed-Solomon de alta velocidad

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Diseño e implementación en FPGA de un decodificador Reed-Solomon de alta velocidad

Show full item record

García Herrero, FM. (2008). Diseño e implementación en FPGA de un decodificador Reed-Solomon de alta velocidad. Universitat Politècnica de València. http://hdl.handle.net/10251/58941

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/58941

Files in this item

Item Metadata

Title: Diseño e implementación en FPGA de un decodificador Reed-Solomon de alta velocidad
Author: García Herrero, Francisco Miguel
Director(s): Canet Subiela, Mª José Almenar Terré, Vicenç Valls Coquillat, Javier
UPV Unit: Universitat Politècnica de València. Instituto Universitario de Telecomunicación y Aplicaciones Multimedia - Institut Universitari de Telecomunicacions i Aplicacions Multimèdia
Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Universitat Politècnica de València. Departamento de Comunicaciones - Departament de Comunicacions
Universitat Politècnica de València. Escuela Politécnica Superior de Gandia - Escola Politècnica Superior de Gandia
Read date / Event date:
2008-07-15
Issued date:
Abstract:
La finalidad principal del proyecto es el diseño e implementación de un decodificador Reed-Solomon de alta velocidad, no obstante existen una serie de objetivos intermedios que es necesario cumplir, para alcazar esta ...[+]
Copyrigths: Cerrado
Publisher:
Universitat Politècnica de València
degree: Ingeniero Técnico de Telecomunicación, esp. en Sistemas de Telecomunicación-Enginyer Tècnic de Telecomunicació, esp. en Sistemes de Telecomunicacions
Type: Proyecto/Trabajo fin de carrera/grado

recommendations

 

This item appears in the following Collection(s)

Show full item record