- -

Diseño e implementación en FPGA de un decodificador Reed-Solomon de alta velocidad

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Diseño e implementación en FPGA de un decodificador Reed-Solomon de alta velocidad

Mostrar el registro sencillo del ítem

Ficheros en el ítem

[Cerrado]
Nombre: Memoria.pdf
Tamaño: 1.842Mb
Formato: PDF
Solicitar una copia al autor
dc.contributor.advisor Canet Subiela, Mª José es_ES
dc.contributor.advisor Almenar Terré, Vicenç es_ES
dc.contributor.advisor Valls Coquillat, Javier es_ES
dc.contributor.author García Herrero, Francisco Miguel es_ES
dc.date.accessioned 2015-12-17T12:10:25Z
dc.date.available 2015-12-17T12:10:25Z
dc.date.created 2008-07-15
dc.date.issued 2015-12-17
dc.identifier.uri http://hdl.handle.net/10251/58941
dc.description.abstract La finalidad principal del proyecto es el diseño e implementación de un decodificador Reed-Solomon de alta velocidad, no obstante existen una serie de objetivos intermedios que es necesario cumplir, para alcazar esta meta: - Obtener un conocimiento global sobre métodos de corrección y detección de errores. - Comprender las ventajas de la codificación Reed-Solomon. - Realizar un estudio exhaustivo de los algoritmos que entran en juego en la etapa de decodificación, así como plantearse las posibles problemáticas que pueden surgir y analizar variantes de los algoritmos. - Diseñar y testear un simulador de decodificador RS, totalmente genérico, para Matlab, que permita comprobar cualquier tipo de decodificador RS, sea cual sea su configuración. - Analizar la analogía entre los circuitos digitales que se utilizan para la implementación del decodificador RS y las funciones y algoritmos estudiados, así como plantear un nuevo diseño en los casos que sea necesario. - Realizar el modelado completo del decodificador RS en VHDL, incluyendo sus correspondientes bancos de pruebas. - Comprobar los resultados de área y frecuencia de funcionamiento tras la implementación. es_ES
dc.format.extent 133 es_ES
dc.language Español es_ES
dc.publisher Universitat Politècnica de València es_ES
dc.rights Reserva de todos los derechos es_ES
dc.subject.classification TEORIA DE LA SEÑAL Y COMUNICACIONES es_ES
dc.subject.classification TECNOLOGIA ELECTRONICA es_ES
dc.subject.other Ingeniero Técnico de Telecomunicación, esp. en Sistemas de Telecomunicación-Enginyer Tècnic de Telecomunicació, esp. en Sistemes de Telecomunicacions es_ES
dc.title Diseño e implementación en FPGA de un decodificador Reed-Solomon de alta velocidad es_ES
dc.type Proyecto/Trabajo fin de carrera/grado es_ES
dc.rights.accessRights Cerrado es_ES
dc.contributor.affiliation Universitat Politècnica de València. Instituto Universitario de Telecomunicación y Aplicaciones Multimedia - Institut Universitari de Telecomunicacions i Aplicacions Multimèdia es_ES
dc.contributor.affiliation Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica es_ES
dc.contributor.affiliation Universitat Politècnica de València. Departamento de Comunicaciones - Departament de Comunicacions es_ES
dc.contributor.affiliation Universitat Politècnica de València. Escuela Politécnica Superior de Gandia - Escola Politècnica Superior de Gandia es_ES
dc.description.bibliographicCitation García Herrero, FM. (2008). Diseño e implementación en FPGA de un decodificador Reed-Solomon de alta velocidad. Universitat Politècnica de València. http://hdl.handle.net/10251/58941 es_ES
dc.description.accrualMethod Archivo delegado es_ES


Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro sencillo del ítem