- -

Simulación FSM: Simulación visual FSM

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Simulación FSM: Simulación visual FSM

Mostrar el registro completo del ítem

Gadea Gironés, R. (2016). Simulación FSM: Simulación visual FSM. http://hdl.handle.net/10251/65040

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/65040

Visor de vídeos

Metadatos del ítem

Título: Simulación FSM: Simulación visual FSM
Autor: Gadea Gironés, Rafael
Entidad UPV: Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Fecha difusión:
Resumen:
Caracterizar las opciones a elegir en compilación y simulación HDL para activar la visualización FSM Realizar un proceso completo de banco de pruebas
Palabras clave: FSM , Verilog , Diagrama , Estados
Código UNESCO: 3307 - Tecnología electrónica
Derechos de uso: Reconocimiento (by)
Editorial:
Universitat Politècnica de València
Tipo: Objeto de aprendizaje
URL: https://media.upv.es/player/?id=715f9f20-2675-11e6-9543-a7e491be640b
Tipo de recurso educativo: Screencast
Descripción acerca del uso: Simple visualización
Destinatario: Alumno
Contexto: Primer ciclo
Dificultad: Fácil
Nivel de interactividad: Bajo
Densidad semántica: Bajo
Tiempo típico: 05 minutos
Idioma del destinatario: Español
Permiso de acceso: PUBLICO

recommendations

 

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem