- -

SIMULACION FSM: Generación del reset

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

SIMULACION FSM: Generación del reset

Mostrar el registro completo del ítem

Gadea Gironés, R. (2016). SIMULACION FSM: Generación del reset. http://hdl.handle.net/10251/65052.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/65052

Visor de vídeos

Metadatos del ítem

Título: SIMULACION FSM: Generación del reset
Autor:
Entidad UPV: Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Fecha difusión:
Resumen:
Con este objeto se caracteriza la temporización correcta de la señal de reset y se desarrollar un ejemplo sencillo de banco de pruebas en Verilog con dicha señal de reset
Palabras clave: Task , Simulación , FSM , Verilog , Reset
Código UNESCO: 3307 - Tecnología electrónica
Derechos de uso: Reconocimiento (by)
Tipo: Objeto de aprendizaje
URL: https://media.upv.es/player/?id=8d93e510-20b8-11e6-acdb-7ff9538171bf
Tipo de recurso educativo: Screencast
Descripción acerca del uso: Visualización únicamente
Destinatario: Alumno
Contexto: Primer ciclo
Dificultad: Dificultad media
Nivel de interactividad: Bajo
Densidad semántica: Medio
Tiempo típico: 05 minutos
Idioma del destinatario: Español
Permiso de acceso: PUBLICO

Este ítem aparece en la(s) siguiente(s) colección(ones)

  • Polimedia ETSIT [405]
    Escuela Técnica Superior de Ingenieros de Telecomunicación

Mostrar el registro completo del ítem