- -

SIMULACION FSM: Generación del reset

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

SIMULACION FSM: Generación del reset

Mostrar el registro sencillo del ítem

Visor de vídeos

dc.contributor.author Gadea Gironés, Rafael es_ES
dc.date.accessioned 2016-06-01T11:23:26Z
dc.date.available 2016-06-01T11:23:26Z
dc.date.issued 2016-06-01 es_ES
dc.identifier.uri http://hdl.handle.net/10251/65052
dc.description.abstract Con este objeto se caracteriza la temporización correcta de la señal de reset y se desarrollar un ejemplo sencillo de banco de pruebas en Verilog con dicha señal de reset es_ES
dc.description.uri https://media.upv.es/player/?id=8d93e510-20b8-11e6-acdb-7ff9538171bf es_ES
dc.language Español es_ES
dc.publisher Universitat Politècnica de València es_ES
dc.rights Reconocimiento (by) es_ES
dc.subject Task es_ES
dc.subject Simulación es_ES
dc.subject FSM es_ES
dc.subject Verilog es_ES
dc.subject Reset es_ES
dc.subject.classification TECNOLOGIA ELECTRONICA es_ES
dc.title SIMULACION FSM: Generación del reset es_ES
dc.type Objeto de aprendizaje es_ES
dc.lom.learningResourceType Screencast es_ES
dc.lom.interactivityLevel Bajo es_ES
dc.lom.semanticDensity Medio es_ES
dc.lom.intendedEndUserRole Alumno es_ES
dc.lom.context Primer ciclo es_ES
dc.lom.difficulty Dificultad media es_ES
dc.lom.typicalLearningTime 05 minutos es_ES
dc.lom.educationalDescription Visualización únicamente es_ES
dc.lom.educationalLanguage Español es_ES
dc.upv.convocatoriaDocenciaRed 2015-2016 es_ES
dc.upv.ambito PUBLICO es_ES
dc.subject.unesco 3307 - Tecnología electrónica es_ES
dc.rights.accessRights Abierto es_ES
dc.contributor.affiliation Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació es_ES
dc.contributor.affiliation Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica es_ES
dc.description.bibliographicCitation Gadea Gironés, R. (2016). SIMULACION FSM: Generación del reset. http://hdl.handle.net/10251/65052 es_ES
dc.description.accrualMethod DER es_ES
dc.relation.pasarela DER\358 es_ES


Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro sencillo del ítem