- -

Diseño e implementación en FPGA de decodificadores de códigos Reed-Solomon para operar a Gbps

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Diseño e implementación en FPGA de decodificadores de códigos Reed-Solomon para operar a Gbps

Show full item record

Perrone, G. (2016). Diseño e implementación en FPGA de decodificadores de códigos Reed-Solomon para operar a Gbps. http://hdl.handle.net/10251/74623.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/74623

Files in this item

Item Metadata

Title: Diseño e implementación en FPGA de decodificadores de códigos Reed-Solomon para operar a Gbps
Author:
Director(s): Valls Coquillat, Javier
UPV Unit: Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Read date / Event date:
2016-09-23
Issued date:
Abstract:
[EN] Reed-Solomon error correcting codes are being included in the last 100 Gbps Ethernet standards. The aim of this work is the design and implementation of hardware architectures suitable for decoding Reed-Solomon codes ...[+]


[ES] Los códigos de corrección de errores Reed-Solomon se están incluyendo en los últimos estándares de Ethernet a 100 Gbps. El objetivo de este trabajo es el diseño e implementación de arquitecturas hardware válidas para ...[+]
Subjects: VLSI , FPGA , Reed-Solomon , Decodificación , 100 Gbps
Copyrigths: Cerrado
degree: Máster Universitario en Ingeniería de Sistemas Electrónicos-Màster Universitari en Enginyeria de Sistemes Electrònics
Type: Tesis de máster

This item appears in the following Collection(s)

Show full item record