- -

Desarrollo de un Modelo de Verificación en Verilog-AMS de un Convertidor Sigma-Delta

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Desarrollo de un Modelo de Verificación en Verilog-AMS de un Convertidor Sigma-Delta

Mostrar el registro completo del ítem

Sanjuan Campos, J. (2016). Desarrollo de un Modelo de Verificación en Verilog-AMS de un Convertidor Sigma-Delta. http://hdl.handle.net/10251/80462.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/80462

Ficheros en el ítem

Thumbnail
Nombre: SANJUAN - Desarrollo ...
Tamaño: 2.057Mb
Formato: PDF
Abrir/Preview

Metadatos del ítem

Título: Desarrollo de un Modelo de Verificación en Verilog-AMS de un Convertidor Sigma-Delta
Autor: Sanjuan Campos, Jaume
Director(es): Herrero Bosch, Vicente
Entidad UPV: Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Fecha acto/lectura:
2016-09-22
 Fecha difusión:
Resumen:
Se trata de elaborar un modelo parametrizable que permita realizar simulaciones de alto nivel con convertidores para aplicaciones de micropotencia en chips destinados a "energy harvesting". Estos modelos se emplean en la ...[+]
Palabras clave: simulación , convertidor Verilog-AMS
Derechos de uso: Reserva de todos los derechos
Editorial:
Universitat Politècnica de València
Titulación: Grado en Ingeniería de Tecnologías y Servicios de Telecomunicación-Grau en Enginyeria de Tecnologies i Serveis de Telecomunicació
Tipo: Proyecto/Trabajo fin de carrera/grado

recommendations

 

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem