Mostrar el registro completo del ítem
Sanjuan Campos, J. (2016). Desarrollo de un Modelo de Verificación en Verilog-AMS de un Convertidor Sigma-Delta. http://hdl.handle.net/10251/80462.
Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/80462
Título: | Desarrollo de un Modelo de Verificación en Verilog-AMS de un Convertidor Sigma-Delta | |||
Autor: | Sanjuan Campos, Jaume | |||
Director(es): | ||||
Entidad UPV: |
|
|||
Fecha acto/lectura: |
|
|||
Resumen: |
Se trata de elaborar un modelo parametrizable que permita realizar simulaciones de alto nivel con convertidores para aplicaciones de micropotencia en chips destinados a "energy harvesting". Estos modelos se emplean en la ...[+]
|
|||
Palabras clave: |
|
|||
Derechos de uso: | Reserva de todos los derechos | |||
Editorial: |
|
|||
Titulación: |
|
|||
Tipo: |
|