Mostrar el registro sencillo del ítem
dc.contributor.advisor | Pérez Pascual, Mª Asunción | es_ES |
dc.contributor.author | Palacio Seguí, Joaquín | es_ES |
dc.date.accessioned | 2019-02-12T16:01:33Z | |
dc.date.available | 2019-02-12T16:01:33Z | |
dc.date.created | 2009-09-04 | |
dc.date.issued | 2019-02-12 | |
dc.identifier.uri | http://hdl.handle.net/10251/116641 | |
dc.description.abstract | En cualquier sistema de comunicaciones que utilice una modulación por portadora, uno de los bloques más importantes del sistema, es el de recuperación o enganche de fase y frecuencia. En el caso de que este bloque no esté perfectamente diseñado, los errores debidos al desfase entre la portadora emitida y la portadora utilizada en recepción hacen que el sistema se halle completamente desajustado. Para conseguir “enganchar en fase y frecuencia” ambas portadoras, podemos utilizar diferentes circuitos. El principal objetivo a conseguir en el presente proyecto, es realizar un repaso teórico de este tipo de circuitos, ver sus modelos en Simulink y por último implementar uno de ellos sobre un dispositivo FPGA (Field Programable Gate-Array). | es_ES |
dc.format.extent | 78 | es_ES |
dc.language | Español | es_ES |
dc.publisher | Universitat Politècnica de València | es_ES |
dc.rights | Reserva de todos los derechos | es_ES |
dc.subject.classification | TECNOLOGIA ELECTRONICA | es_ES |
dc.subject.other | Ingeniero Técnico de Telecomunicación, esp. en Sistemas Electrónicos-Enginyer Tècnic en Telecomunicació, esp. en Sistemes Electrònics | es_ES |
dc.title | Diseño de un circuito de enganche de fase sobre FPGA | es_ES |
dc.type | Proyecto/Trabajo fin de carrera/grado | es_ES |
dc.rights.accessRights | Cerrado | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Instituto Universitario de Telecomunicación y Aplicaciones Multimedia - Institut Universitari de Telecomunicacions i Aplicacions Multimèdia | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Escuela Politécnica Superior de Gandia - Escola Politècnica Superior de Gandia | es_ES |
dc.description.bibliographicCitation | Palacio Seguí, J. (2009). Diseño de un circuito de enganche de fase sobre FPGA. Universitat Politècnica de València. http://hdl.handle.net/10251/116641 | es_ES |
dc.description.accrualMethod | Archivo delegado | es_ES |