Mostrar el registro completo del ítem
Palacio Seguí, J. (2009). Diseño de un circuito de enganche de fase sobre FPGA. Universitat Politècnica de València. http://hdl.handle.net/10251/116641
Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/116641
Título: | Diseño de un circuito de enganche de fase sobre FPGA | |||
Autor: | Palacio Seguí, Joaquín | |||
Director(es): | ||||
Entidad UPV: |
|
|||
Fecha acto/lectura: |
|
|||
Resumen: |
En cualquier sistema de comunicaciones que utilice una modulación por portadora, uno de los bloques más importantes del sistema, es el de recuperación o enganche de fase y frecuencia. En el caso de que este bloque no esté ...[+]
|
|||
Derechos de uso: | Cerrado | |||
Editorial: |
|
|||
Titulación: |
|
|||
Tipo: |
|