Parser VHDL - C

Abstract

Este proyecto se centra en los ficheros escritos en el lenguaje VHDL llamados cores IP (Intelectual Property). Un core IP es un modelo sintetizable de un circuito de elevada complejidad, descrito en un lenguaje de descripción de hardware. Los lenguajes de descripción de hardware, como el VHDL, contienen ciertas sentencias que posibilitan la parametrización y generalización de los modelos digitales que describen. Esto posibilita la adaptación del modelo a las distintas aplicaciones a las que va destinado; cambiando ciertos parámetros, puede cambiar no sólo los anchos de palabra de una ruta de datos sino el tipo de arquitectura o ciertas funcionalidades del circuito. Sin embargo, esto que supone una clara ventaja desde el punto de vista de la versatilidad del core, también constituye una desventaja cuando se pretende transferir el código a otros usuarios. Es decir, interesa posibilitar la transferencia del core particularizado para cierta aplicación (con unos parámetros fijos) sin que eso suponga poner a disposición del usuario toda su potencialidad. Por tanto en este proyecto se presenta un software que facilita la realización de un fichero VHDL particularizado para una aplicación y del que no se puede extraer con facilidad su arquitectura interna, a partir de un fichero fuente VHDL genérico y los valores de sus parámetros. Es decir, se diseñará un ¿parser¿ para los ficheros fuentes VHDL que escribirá de nuevo esos mismos ficheros pero siendo ahora ficheros planos donde se habrá eliminado la jerarquía del modelo y los elementos genéricos y se habrán desplegado los bucles. Para ello se utilizará como lenguaje de parsing el lenguaje C++.