Resumen:
|
[ES] En el presente trabajo se aborda el diseño y prototipado de un sintetizador digital de audio sobre
una arquitectura System on Chip (SoC). El diseño se plantea sobre la herramienta Simulink® y,
mediante plug-ins para ...[+]
[ES] En el presente trabajo se aborda el diseño y prototipado de un sintetizador digital de audio sobre
una arquitectura System on Chip (SoC). El diseño se plantea sobre la herramienta Simulink® y,
mediante plug-ins para generación automática de código, se convierte el modelo visual del
sistema en código C, desplegable en el procesador software, y en código VHDL, sintetizable para
su despliegue en el chip FPGA, ambos integrados en el SoC de la placa de desarrollo utilizada.
En primer lugar, se aborda el diseño de las etapas de la cadena de síntesis, valorando diferentes
opciones de diseño en cada una de ellas, con el fin de obtener las características sonoras
deseadas. Tras validar el diseño inicial, se plantea su separación dos bloques de procesado
software y hardware, para posteriormente realizar la conversión a precisión finita del bloque
hardware. Tras la comprobar que el nuevo modelo mantiene las prestaciones del modelo
original, se genera automáticamente el código y se despliega en el SoC de la placa de desarrollo,
donde se realiza la validación final del sistema. El resultado final es un sintetizador digital de
audio implementado en un SoC, aprovechando las ventajas del procesado software y de la lógica
programable.
[-]
[EN] The present work approaches the design and prototyping of a digital audio synthesizer based on
a System on Chip (SoC) architecture. The design is leveraged on the Simulink® tool and, by means
of plug-ins for the ...[+]
[EN] The present work approaches the design and prototyping of a digital audio synthesizer based on
a System on Chip (SoC) architecture. The design is leveraged on the Simulink® tool and, by means
of plug-ins for the automatic code generation, the system visual model turns into C code,
deployable on the software processor, and into synthesizable VHDL code, for its deployment in
the FPGA chip, both integrated in the SoC of the development board.
First, the design of the stages of the synthesis chain is carried out, evaluating different design
options for each one of them, in order to achieve the desired sound characteristics. After
validating the initial design, the system is partitioned into 2 blocks: a processing software block
and hardware logic block, for later carrying out the conversion to finite precision of the hardware
block. After checking that the new model maintains the features of the original model, the code
is automatically generated and deployed in the SoC of the development board where the final
validation of the system is carried out. The final result of the work is in a digital audio synthesizer
implemented in a SoC, taking advantage of the processed software and the programmable logic.
[-]
|