- -

Estadísticas

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Estadísticas

Número total de visitas

Visualizaciones
Desarrollo de un módulo IP de procesador RISC-V en System Verilog 727

Visitas al mes

febrero 2024 marzo 2024 abril 2024 mayo 2024 junio 2024 julio 2024 agosto 2024
Desarrollo de un módulo IP de procesador RISC-V en System Verilog 11 23 27 44 59 23 9

Visitas al fichero

Visualizaciones
Segarra - Desarrollo de un módulo IP de procesador RISC-V en System Verilog.pdf 4266

Países con más visualizaciones

Visualizaciones
España 350
Estados Unidos 96
México 51
Costa Rica 30
Colombia 23
Irlanda 20
Perú 14
China 12
Chile 11
Rumania 11

Ciudades con más visualizaciones

Visualizaciones
Sevilla 79
Valencia 56
Barcelona 27
Pescador 27
Jávea 19
Las Palmas 19
Mountain View 19
Cartago 18
Madrid 17
Southport 12