- -

Estadísticas

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Estadísticas

Número total de visitas

Visualizaciones
Desarrollo de un módulo IP de procesador RISC-V en System Verilog 815

Visitas al mes

mayo 2024 junio 2024 julio 2024 agosto 2024 septiembre 2024 octubre 2024 noviembre 2024
Desarrollo de un módulo IP de procesador RISC-V en System Verilog 44 59 23 10 23 50 14

Visitas al fichero

Visualizaciones
Segarra - Desarrollo de un módulo IP de procesador RISC-V en System Verilog.pdf 4337

Países con más visualizaciones

Visualizaciones
España 395
Estados Unidos 109
México 53
Costa Rica 32
Irlanda 26
Colombia 23
Perú 14
Chile 12
China 12
Rumania 11

Ciudades con más visualizaciones

Visualizaciones
Sevilla 79
Valencia 56
Barcelona 28
Puerto Del Rosario 28
Pescador 27
Madrid 24
Jávea 19
Las Palmas 19
Mountain View 19
Cartago 18