- -

Diseño de un core para implementar filtros FIR con arquitectura paralela en dispositivos FPGA

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Diseño de un core para implementar filtros FIR con arquitectura paralela en dispositivos FPGA

Show full item record

Català Pérez, JM. (2008). Diseño de un core para implementar filtros FIR con arquitectura paralela en dispositivos FPGA. http://hdl.handle.net/10251/53164

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/53164

Files in this item

Item Metadata

Title: Diseño de un core para implementar filtros FIR con arquitectura paralela en dispositivos FPGA
Author:
Director(s): Valls Coquillat, Javier
UPV Unit: Universitat Politècnica de València. Escuela Politécnica Superior de Gandia - Escola Politècnica Superior de Gandia
Read date / Event date:
2008-04-04
Issued date:
Abstract:
El objetivo principal del presente proyecto es el diseño e implementación en FPGA de filtros FIR de tasa simple y multitasa (interpoladores y diezmadores) basándose en el uso de los hardcores multiplicadores empotrados ...[+]
Copyrigths: Cerrado
degree: Ingeniero Técnico de Telecomunicación, esp. en Sistemas Electrónicos-Enginyer Tècnic en Telecomunicació, esp. en Sistemes Electrònics
Type: Proyecto/Trabajo fin de carrera/grado

This item appears in the following Collection(s)

Show full item record