Mostrar el registro completo del ítem
Català Pérez, JM. (2008). Diseño de un core para implementar filtros FIR con arquitectura paralela en dispositivos FPGA. Universitat Politècnica de València. http://hdl.handle.net/10251/53164
Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/53164
Título: | Diseño de un core para implementar filtros FIR con arquitectura paralela en dispositivos FPGA | |||
Autor: | Català Pérez, Joan Marc | |||
Director(es): | ||||
Entidad UPV: |
|
|||
Fecha acto/lectura: |
|
|||
Resumen: |
El objetivo principal del presente proyecto es el diseño e implementación en FPGA
de filtros FIR de tasa simple y multitasa (interpoladores y diezmadores) basándose en el
uso de los hardcores multiplicadores empotrados ...[+]
|
|||
Derechos de uso: | Cerrado | |||
Editorial: |
|
|||
Titulación: |
|
|||
Tipo: |
|