[ES] Conforme avanza la industria electrónica, los circuitos integrados aumentan en complejidad. Las nuevas capacidades de fabricación permiten integrar en un chip de reducidas dimensiones gran cantidad de transistores. El ...

[ES] El objetivo de este Trabajo Fin de Máster es desarrollar una Verification IP (VIP). Una VIP es una IP desarrollada utilizando lenguajes de descripción hardware (HDL) que tiene como finalidad garantizar el correcto ...

[ES] El presente TFG busca desarrollar un banco de pruebas mediante la metodología UVM que permita automatizar la verificación de un microprocesador RISC-V descrito en HDL que cumpla un juego de instrucciones determinado. RISCV ...

Tecnología UVM. Generación del proyecto de banco de pruebas basado en metodología UVM y comprobación de resultados.

Metodología UVM. Generación del proyecto de banco de pruebas basado en metodología UVM, introducción del modelo de referencia y monitorización de estímulos y respuestas.

Metodología UVM. Generación del proyecto de banco de pruebas basado en metodología UVM y aleatorización con constraints.

[ES] El trabajo trata sobre la verificación des de cero de un conversor analógico-digital de aproximaciones sucesivas a nivel de bloque en un entorno DMS. Este bloque forma parte de un chip que va a ser desarrollado por ...