RiuNet UPV Home
:
Browsing by Author

Search RiuNet

Browse

All of RiuNet

My Account

RiuNet Help

Admin. UPV

Browsing by Author "Monzó Ferrer, José María"

Now showing items 1-20 of 28

AMIC: an expandable integrated analog front-end for light distribution moments analysis

Spaggiari, Michele; Herrero Bosch, Vicente; Lerche, Christoph Werner; Aliaga Varea, Ramón José; Monzó Ferrer, José María; Gadea Gironés, Rafael (IOP Publishing: Hybrid Open Access, 2011-01)

In this article we introduce AMIC (Analog Moments Integrated Circuit), a novel analog Application Specific Integrated Circuit (ASIC) front-end for Positron Emission Tomography (PET) applications. Its working principle is ...
Consolidación material para arquitectura patrimonial de tierra: aplicación del FCC como posible material consolidante

Barros Magdalena, María (Universitat Politècnica de València, 2019-11-26)

[ES] El objetivo de esta investigación es el estudio y evaluación de la aplicación del catalizador gastado de craqueo catalítico (FCC) como posible material de intervención en edificios patrimoniales de tierra. Cuando ...
Desarrollo de un entorno virtual para entrenamiento motor de cuerpo entero

Anoffo, Yari Mirko (Universitat Politècnica de València, 2019-08-01)

[ES] El trabajo que se plantea consiste en el desarrollo de un entorno virtual para realización de entrenamiento motor para rehabilitación motora basado en el sistema de realidad virtual Oculus Rift combinado con el sistema ...
Desarrollo de un generador de patrones y analizador lógico basado en FPGA

Compadre Ochando, Juan (Universitat Politècnica de València, 2019-10-09)

[ES] En la evaluación de distintos chips es necesario generar patrones en sus señales de entrada y comprobar que las de salida sean correctas. Estos patrones deben cubrir todas las posibilidades del chip para asegurar su ...
Desarrollo de un módulo IP de procesador RISC-V en System Verilog

Segarra Górriz, Izan (Universitat Politècnica de València, 2019-10-09)

[ES] El objetivo fundamental del presente trabajo es desarrollar un core IP de procesador RISC-V en SystemVerilog que soporte de manera completa el ISA (Instruction Set Architecture) RV32IM, tanto en su versión Single ...
Desarrollo de una aplicación de realidad aumentada para la visita enriquecida al Museo de la Telecomunicación

Martínez Muñoz, Ángel (Universitat Politècnica de València, 2019-05-06)

[ES] A partir de la prueba de concepto realizada en un TFG anterior sobre el uso de la Realidad Aumentada para la visita al Mueso de la Telecomunicación, se pretende desarrollar una aplicación plenamente funcional que ...
Desarrollo de una VIP en un entorno UVM para la verificación de IPs que implementen el protocolo de comunicación PCIe

Ravelo Mederos, Álvaro (Universitat Politècnica de València, 2020-10-19)

[ES] El objetivo de este Trabajo Fin de Máster es desarrollar una Verification IP (VIP). Una VIP es una IP desarrollada utilizando lenguajes de descripción hardware (HDL) que tiene como finalidad garantizar el correcto ...
Design and Validation of an FPGA-Based Configurable Transcranial Doppler Neurofeedback System for Chronic Pain Patients

Rey, Beatriz; Rodriguez Ortega, Alejandro; LLORENS-BUFORT, ENRIQUE; TEMBL, JOSE; MUÑOZ, MIGUEL ANGEL; MONTOYA, PEDRO JOSÉ; Herrero Bosch, Vicente; Monzó Ferrer, José María (MDPI AG, 2018)

[EN] Neurofeedback is a self-regulation technique that can be applied to learn to voluntarily control cerebral activity in specific brain regions. In this work, a Transcranial Doppler-based configurable neurofeedback system ...
Design of the PET–MR system for head imaging of the DREAM Project

González Martínez, Antonio Javier; Conde, P.; Hernández Hernández, Liczandro; Herrero Bosch, Vicente; Moliner Martínez, Laura; Monzó Ferrer, José María; Orero Palomares, Abel; Peiró Cloquell, Antonio; Rodríguez-Alvarez, M.J.; Ros García, Ana; Sánchez Martínez, Filomeno; Soriano Asensi, Antonio; Vidal San Sebastián, Luis Fernando; Benlloch Baviera, Jose María (Elsevier, 2013-02-21)

In this paper we describe the overall design of a PET–MR system for head imaging within the framework of the DREAM Project as well as the first detector module tests. The PET system design consists of 4 rings of 16 ...
Digital Signal Processing Techniques to Improve Time Resolution in Positron Emission Tomography

Monzó Ferrer, José María; Esteve Bosch, Raul; Lerche, Christoph Werner; Ferrando Jódar, Néstor; Toledo Alarcón, José Francisco; Aliaga Varea, Ramón José; Herrero Bosch, Vicente; Mora Mas, Francisco José (Institute of Electrical and Electronics Engineers (IEEE), 2011-08)

Coincidence time resolution is one of the most important issues in PET detectors. Improving this resolution is required to increase the noise equivalent count rate (NECR) that reduces the noise in the reconstructed images. ...
Diseño e implementación de un sistema de captación y análisis de emisores múltiples de gran ancho de banda en FPGA

Pérez Rojo, Ismael (Universitat Politècnica de València, 2017-10-25)

El desarrollo de este TFM se basa en la necesidad de realizar avances en los sistema de radio por software que existen. Estos sistemas son capaces de analizar las señales en un espectro muy amplio con diferentes tipos ...
Diseño y programación de algoritmos de tratamiento de señal para el análisis de señales de Doppler Transcraneal

Vinagre Hernández, Diego (Universitat Politècnica de València, 2019-08-01)

[ES] El Doppler Transcraneal (TCD) es una técnica de diagnóstico por ultrasonidos de gran resolución temporal que monitoriza las características hemodinámicas de las arterias cerebrales principales. Para el análisis de las ...
Estudio e implementación de algoritmos digitales para la mejora de la resolución temporal en sistemas de tomografía por emisión de positrones

Monzó Ferrer, José María (Universitat Politècnica de València, 2012-09-26)

La Tomografía por emisión de positrones (PET, Positron Emission Tomography) es una técnica de diagnóstico médico que se encarga de mostrar imágenes de la distribución de radioisótopos dentro del cuerpo, permitiendo de esta ...
EVALUACIÓN DEL DISEÑO DE UN ADC SIGMA-DELTA DE 24 BITS DE BAJO RUIDO Y BAJA POTENCIA CON REFERENCIA Y AMPLIFICADOR CAPACITIVO DE GANANCIA PROGRAMABLE INTERNOS

Garcia Franco, Mauro (Universitat Politècnica de València, 2019-01-09)

Implicado en el desarrollo de cualquier circuito integrado encontramos al ingeniero de evaluación de diseño. Esta persona es responsable de la verificación física del comportamiento de un chip después de su diseño. Cualquier ...
Evaluation of a Modular PET System Architecture with Synchronization over Data Links

Aliaga Varea, Ramón José; Herrero Bosch, Vicente; Monzó Ferrer, José María; Ros García, Ana; Gadea Gironés, Rafael; Colom Palero, Ricardo José (Institute of Electrical and Electronics Engineers (IEEE), 2014-02)

A DAQ architecture for a PET system is presented that focuses on modularity, scalability and reusability. The system defines two basic building blocks: data acquisitors and concentra- tors, which can be replicated in order ...
Evaluation of a timing integrated circuit architecture for continuous crystal and SiPM based PET systems

Monzó Ferrer, José María; Ros García, Ana; Herrero Bosch, Vicente; Perino Vicentini, Ivan Virgilio; Aliaga Varea, Ramón José; Gadea Gironés, Rafael; Colom Palero, Ricardo José (IOP Publishing: Hybrid Open Access, 2013-03)

[EN] Improving timing resolution in positron emission tomography (PET), thus having fine time information of the detected pulses, is important to increase the reconstructed images signal to noise ratio (SNR) [1]. In the ...
From specialized to core course in Telecommunications degree: Experiences from digital electronic design and verification

Martínez Millana, Antonio; Liberos Mascarell, Alejandro; Monzó Ferrer, José María; Martínez Peiró, Marcos Antonio; Martínez Pérez, Jorge Daniel; Gadea Gironés, Rafael (Editorial Universitat Politècnica de València, 2020-04-10)

[EN] The European Higher Education Area (EHEA) defines the competences for professional practice of a Telecommunications Engineer. The School of Telecommunication Engineering of the Universitat Politècnica de ...
Front-end electronics for accurate energy measurement of double beta decays

Gil, A.; Diaz, J.; Gómez-Cadenas, J.J.; Herrero Bosch, Vicente; Rodriguez, J.; Serra, L.; Toledo Alarcón, José Francisco; Esteve Bosch, Raul; Monzó Ferrer, José María; Monrabal, F.; Yahlali, N. (Elsevier, 2012-12-11)

NEXT, a double beta decay experiment that will operate in Canfranc Underground Laboratory (Spain), aims at measuring the neutrinoless double-ß decay of the 136Xe isotope using a TPC filled with enriched Xenon gas at high ...
Modelizar la distorsión de un Op-amp ante una señal OFDM. Programación de un firmware de test mediante comandos AT

Alonso de Santocildes Nebreda, Sergio (Universitat Politècnica de València, 2017-10-24)

1.- Se trata de caracterizar la distorsión que generan los transistores que componen un amplificador operacional. En particular, de todos los amplificadores que contiene un AFE (Analog-Front-End) nos fijaremos en el ...
NEXT-100 Technical Design Report (TDR). Executive summary

Álvarez Puerta, Vicente; Borges, F.I.G.M.; Cárcel García, Sara; Carmona, J. M.; Castel, J.; Catalá Civera, José Manuel; Cebrián, S.; Esteve Bosch, Raul; Herrero Bosch, Vicente; Marí Romero, Antonio Francisco; Monzó Ferrer, José María; Mora Mas, Francisco José; Palma Guerrero, Roberto; Pérez Aparicio, José Luis; Toledo Alarcón, José Francisco (Institute of Physics: Hybrid Open Access, 2012-06)

[EN] In this Technical Design Report (TDR) we describe the NEXT-100 detector that will search for neutrinoless double beta decay (ßß0v) in 136XE at the Laboratorio Subterráneo de Canfranc (LSC), in Spain. The document ...