Feliu-Pérez, Josué; Sahuquillo Borrás, Julio; Petit Martí, Salvador Vicente; Duato Marín, José Francisco(ACM, 2014-06)
To mitigate the impact of bandwidth contention, which in some processes can yield to performance degradations up to 40%, we devise a scheduling algorithm that tackles main memory and L1 bandwidth contention. Experimental ...
Feliu Pérez, Josué; Sahuquillo Borrás, Julio; Petit Martí, Salvador Vicente; Duato Marín, José Francisco(IEEE, 2015-05-25)
Current SMT (simultaneous multithreading) processors co-schedule jobs on the same core, thus sharing core resources like L1 caches. In SMT multicores, threads also compete among themselves for uncore resources like the LLC ...
Valero Bresó, Alejandro; Candel-Margaix, Francisco; Suárez-Gracia, Darío; Petit Martí, Salvador Vicente; Sahuquillo Borrás, Julio(Institute of Electrical and Electronics Engineers, 2019-01-01)
[EN] Nowadays, GPUs sit at the forefront of high-performance computing thanks to their massive computational capabilities. Internally, thousands of functional units, architected to be fed by large register files, fuel such ...
Puche, José; Petit Martí, Salvador Vicente; Gómez Requena, María Engracia; Sahuquillo Borrás, Julio(Elsevier, 2020-09)
[EN] The cache hierarchy of current multicores typically consists of three levels, ranging from the faster and smaller L1 level to the slower and larger L3 level. This approach has been demonstrated to be effective in high ...
Peña Ortiz, Raúl; Gil Salinas, José Antonio; Sahuquillo Borrás, Julio; Pont Sanjuan, Ana(Elsevier, 2013-02-15)
The increasing popularity of web applications has introduced a new paradigm where users are no longer passive web consumers but they become active contributors to the web, specially in the contexts of social networking, ...
Avargues Gutiérrez, Miguel Antonio(Universitat Politècnica de València, 2021-10-07)
[ES] En la actualidad debido a la descentralización de la computación, la mayoría de los cálculos se realizan en servidores que ejecutan cargas de trabajo pesadas. Usualmente, estos servidores ejecutan aplicaciones que ...
Duro Gómez, José(Universitat Politècnica de València, 2015-09-29)
[ES] La memoria principal constituye uno de los principales cuellos de botella de los procesadores manycore. Una de las causas es la arquitectura interna organizada en 8 bancos de las actuales DDR3. Cada banco contiene un ...
SARAGOSSÀ OLIVER, JOSEP RAMON(Universitat Politècnica de València, 2011-07-20)
Els avenços tecnològics han dut als fabricants de processadors a la fabricació de sistemes multicore amb l'objectiu d'evitar els problemes de consum, refrigeració i empaquetament dels processadors monolítics. Avui dia ...
Navarro, Carlos; Feliu-Pérez, Josué; Petit Martí, Salvador Vicente; Gómez Requena, María Engracia; Sahuquillo Borrás, Julio(Institute of Electrical and Electronics Engineers, 2020-08-01)
[EN] Advanced hardware prefetch engines are being integrated in current high-performance processors. Prefetching can boost the performance of most applications, however, the induced bandwidth consumption can lead the system ...
Feliu-Pérez, Josué; Sahuquillo Borrás, Julio; Petit Martí, Salvador Vicente; Duato Marín, José Francisco(Institute of Electrical and Electronics Engineers (IEEE), 2016-02)
The memory hierarchy plays a critical role on the performance of current chip multiprocessors. Main memory is shared by all the running processes, which can cause important bandwidth contention. In addition, when the ...
The architecture of current processors has experienced great changes in the last years, leading to sophisticated multithreaded multicore processors. The inherent complexity of such processors makes difficult to update ...
Planells García, Germán(Universitat Politècnica de València, 2022-01-07)
[ES] El presente trabajo de fin de grado consiste en la comprobación de la existencia de los fallos de diseño ya conocidos en procesadores Intel, ARM y AMD, de los cuales se aprovechan las vulnerabilidades Meltdown y ...
Lorente Garcés, Vicente Jesús(Universitat Politècnica de València, 2015-12-02)
[EN] SRAM technology has traditionally been used to implement processor caches since it is the fastest existing RAM technology.However,one of the major drawbacks of this technology is its high energy consumption.To reduce ...
Feliu Pérez, Josué; Petit Martí, Salvador Vicente; Sahuquillo Borrás, Julio; Duato Marín, José Francisco(Institute of Electrical and Electronics Engineers (IEEE), 2014-03)
To improve chip multiprocessor (CMP) performance, recent research has focused on scheduling strategies to mitigate main memory bandwidth contention. Nowadays, commercial CMPs implement multilevel cache hierarchies that are ...
Pons-Escat, Lucía; Sahuquillo Borrás, Julio; Petit Martí, Salvador Vicente; Pons Terol, Julio(Association for Computing Machinery, 2022-09-01)
[EN] Current server processors have redistributed the cache hierarchy space over previous generations. The private L2 cache has been made larger and the shared last level caches (LLC) smaller but designed as non-inclusive ...
Valls Mompó, Joan Josep(Universitat Politècnica de València, 2012-10-03)
El propósito de este proyecto es diseñar y evaluar por medio de simulación una
nueva estructura de directorio más escalable que los esquemas de caché de directorio
tradicionalmente utilizados, así como otros publicados ...
Baselga Masiá, David(Universitat Politècnica de València, 2017-09-07)
[ES] Actualmente la implementación de las GPGPU intenta maximizar el uso de los recursos
disponibles, pero todavía no contempla la compartición de recursos entre distintas
aplicaciones. En este trabajo se exploran las ...
Duro-Gómez, José; Petit Martí, Salvador Vicente; Sahuquillo Borrás, Julio; Gómez Requena, María Engracia(Universidad de Zaragoza, 2018-11-09)
[ES] La computación exascale es el siguiente paso en la computación de alto rendimiento proporcionada por sistemas compuestos por millones de núcleos de procesamiento interconectados. Para guiar el diseño e implementación ...
Calero Quintana, Ibai(Universitat Politècnica de València, 2023-09-13)
[ES] En la actualidad, la eficiencia energética es de gran importancia en todo tipo de dispositivos, desde servidores hasta supercomputadores, pasando por ordenadores de escritorio. En este contexto, en los últimos años, ...
Candel Margaix, Francisco(Universitat Politècnica de València, 2015-06-15)
[EN] The constant need to increase computing capacity and reduce processors energy intake has led manufacturers to design heterogeneous systems, including GPU in the same chip as the CPU. From the computational point of ...