Ferrando Pla, Raúl(Universitat Politècnica de València, 2022-01-05)
[ES] En los últimos años la Inteligencia Artificial (AI) se ha convertido en un elemento imprescindible en múltiples ámbitos tecnológicos. Al mismo tiempo que
la IA se está desarrollando a nivel de algoritmos, también las ...
Rohde, Johanna(Universitat Politècnica de València, 2017-12-12)
This master thesis describes the "SOCAO" source-to-source compiler that translates C/C++ input sources into an OpenCL accelerated program. The concept is to accelerate a time consuming software function in a two step ...
Garro Navarro, Francilena(Universitat Politècnica de València, 2019-01-23)
Los códigos de corrección de errores Reed-Solomon se utilizan en la mayoría de sistemas de comunicaciones estandarizados y en los sistemas de almacenamiento de datos. La inclusión de la decisión blanda en estos decodificadores ...
Compadre Ochando, Juan(Universitat Politècnica de València, 2019-10-09)
[ES] En la evaluación de distintos chips es necesario generar patrones en sus señales de entrada y comprobar que las de salida sean correctas. Estos patrones deben cubrir todas las posibilidades del chip para asegurar su ...
Segarra Górriz, Izan(Universitat Politècnica de València, 2019-10-09)
[ES] El objetivo fundamental del presente trabajo es desarrollar un core IP de procesador RISC-V en SystemVerilog que soporte de manera completa el ISA (Instruction Set Architecture) RV32IM, tanto en su versión Single ...
Picornell Sanjuan, Tomás(Universitat Politècnica de València, 2015-07-31)
[ES] En este trabajo se diseña e implementa un procesador con ejecución fuera de
orden siguiendo como modelo el algoritmo de Tomasulo. El procesador es reconfigurable
y permite tanto la instanciación de un número variable ...
Guaita Masiá, Francisco(Universitat Politècnica de València, 2015-07-31)
[ES] En este trabajo se diseña e implementa un procesador con ejecución fuera de
orden siguiendo como modelo el algoritmo de Tomasulo. El procesador es reconfigurable
y permite tanto la instanciación de un número variable ...
Lozano Torres, Raúl(Universitat Politècnica de València, 2015-07-31)
[ES] En este trabajo se diseña e implementa un procesador con ejecución fuera de
orden siguiendo como modelo el algoritmo de Tomasulo. El procesador es reconfigurable
y permite tanto la instanciación de un número variable ...
Chabert Ull, Carlos(Universitat Politècnica de València, 2020-10-13)
[ES] El presente TFM se ha realizado en la empresa KERAjet S.A. conocida por la tecnología
de impresión cerámica digital. Trata sobre el desarrollo de un sistema de iluminación ultravioleta
para el curado de tintas en ...
Tamarit Camarero, Cecilio César(Universitat Politècnica de València, 2020-09-28)
[ES] Dada la actual necesidad de innovación a nivel arquitectural, es necesario contar con herramientas y metodologías eficientes para validar y evaluar nuevos diseños. En el ámbito de este TFM se ha diseñado e implementado ...
Català Pérez, Joan Marc(Universitat Politècnica de València, 2017-09-01)
This thesis is focused on the design and implementation of binary low-density parity-check (LDPC) code decoders for high-speed modern communication systems. The basic of LDPC codes and the performance and bottlenecks, in ...
Rey, Beatriz; Rodriguez Ortega, Alejandro; LLORENS-BUFORT, ENRIQUE; TEMBL, JOSE; MUÑOZ, MIGUEL ANGEL; MONTOYA, PEDRO JOSÉ; Herrero Bosch, Vicente; Monzó Ferrer, José María(MDPI AG, 2018)
[EN] Neurofeedback is a self-regulation technique that can be applied to learn to voluntarily control cerebral activity in specific brain regions. In this work, a Transcranial Doppler-based configurable neurofeedback system ...
Boñal Bravo, Alberto(Universitat Politècnica de València, 2023-10-18)
[EN] The Internet of Things (IoT) is becoming increasingly present in our lives. Thus, this project addresses this technology, with a CPLD/FPGA as a central module due to its great future in industry. The aim of this project ...
Presmanes Cardama, Javier(Universitat Politècnica de València, 2023-07-26)
[ES] Como organización, el CERN (Organización Europea para la Investigación Nuclear) no opera los aceleradores de manera continua durante largos periodos de tiempo. En cambio, tiene objetivos a medio y largo plazo, incluyendo ...
Andreu Cerezo, Pablo(Universitat Politècnica de València, 2020-07-30)
[EN] Artificial intelligence aims to solve much of the problems of the contemporary society that we live in. But, in order for it to be ever so prevalent, the development of efficient inference-specific chips is needed, ...
Juvaa, Boldbaatar(Universitat Politècnica de València, 2015-09-29)
[EN] In this project, different router architectures will be designed, together with different connection patterns among routers, which will lead to different topologies. The goal is the exploration of resource overheads ...
Rodríguez Ballester, Francisco(Universitat Politècnica de València, 2016-05-02)
[EN] Incorporating error detection mechanisms is a key element in the design of fault tolerant systems. For many of those systems the detection of an error (whether temporary or permanent) triggers a bunch of actions or ...
Holland, Mark Antony(Universitat Politècnica de València, 2015-07-31)
[EN] This project involves the design and implementation of a processor with outof-order
execution using the Tomasulo algorithm. The processor is configurable,
allowing a variable number of resources and functional units. ...
[EN] In the effort to communicate modern physics to a vast audience, the flux of cosmic ray muons is commonly mentioned as the most abundant, naturally available particle/radioactivity source. The detection of atmospheric ...
Ramón Alamán, David(Universitat Politècnica de València, 2023-07-11)
[EN] The present work develops, in System Verilog, a RISC-V IP core, both single-cycle and multi-cycle, employing the RV32I (32-bit integer handling RISC-V architecture) ISA (Instruction Set Architecture). A PID controller ...